⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-113494

⑤Int. Cl. 5

識別記号

庁内整理番号

倒公開 平成2年(1990)4月25日

G 11 C 11/54 G 06 G 7/60

7341 - 5B6745-5B

8526-5F H 01 L 29/72

×

審査請求 未請求 請求項の数 7 (全10頁)

の発明の名称

多段階可変コンダクタンス回路、及びそれを用いたニューロチッ プ、及びその読み出し、書き込み方法、及び半導体装置

> ②特 昭63-263892

魯出 昭63(1988)10月21日 頭

個発 明 者 田 上 知 紀

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

@発 明 者 水 H 博

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

四発 明 者 高 檔 進

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

创出 株式会社日立製作所 顧 人 ②代 理 弁理士 中村 純之助 人

東京都千代田区神田駿河台4丁目6番地

最終頁に続く

明 郑田

1. 発明の名称

多段階可変コンダクタンス回路、及びそれを用 いたニューロチップ、及びその統み出し、瞽き 込み方法、及び半導体装置

- 2. 特許請求の範囲
 - 1. 電流・電圧特性に2箇所以上の微分負性抵抗 特性を有する多质微分負性抵抗素子と、その負 荷兼子と、 腋多 単微分 負性抵抗 瀬子と 負荷 素子 との直列回路における両者の接続点に接続され た可変コンダクタンス楽子とを備えたことを特 徴とする多段層可変コンダクタンス回路。
 - 2. 上記直列回路の接続点または上記負荷飛子に 外部入力を与えてコンダクタンスを或る段階か ら他の段階に切り換えるように構成したことを 特徴とする第1請求項に記載の多段階可変コン ダクタンス団路。
 - 3. ニューロン内あるいはニューロン間の入出力 インターフェースとなるシナプスに相当する手

段を備えたニューロチップにおいて、上記シナ プスに相当する手段を第1または第2請求項に 記載の多段階可変コンダクタンス回路で構成し たことを特徴とするニューロチップ。

- 4. 第3請求項に記載のニューロチップにおいて、 上記シナプスとなる多段階可変コンダクタンス 回路の、多 単微分負性抵抗 素子と負荷素子との 直列回路における両者の接続点の電位を外部に 取り出すことにより、シナプスの結合状態を読 み出すことを特徴とするニューロチップの読み 出し方法。
- 5. 第3騎求項に記載のニューロチップにおいて、 上記シナプスとなる多段階可変コンダクタンス 回路の、多重数分負性抵抗素子と負荷素子との 直列回路における間者の接続点または負荷楽子 に、外部からパルス状の滝圧信号を与え、上記 多段階可変コンダクタンス回路の動作点を切り 換えることにより、シナプスの結合状態を切り 換えることを特徴とするニューロチップの書き 込み方法。

- 6. 電界効果トランジスタ、パイポーラトランジスタ、ホトダイオード、発光ダイオードおよびレーザのうちの少なくとも一つと、電流・電圧特性に複数の横分負性抵抗を有する兼子とを問ー接板上に集積化したことを特徴とする半導体装置。
- 7. 上記複数の微分負性抵抗を有する素子が、少なくとも三層のポテンシャル障壁層を有する共鳴トンネル構造で形成されたものであることを 特徴とする第6請求項に記載の半導体装置。

3. 発明の詳細な説明

(厳業上の利用分野)

本売明は神経回路モデルを構築するに好確な多 設階可変コンダクタンス回路、及びそれを用いた ニューロチップと呼ばれる集積回路、及びその読 み出し、書き込み方法、及び上記回路を実現する 半導体装置に関する。

〔從来の技術〕

世来の神経回路モデルによる演算素子、すなわ ちニューロチップとその回路については、例えば、

組合定数を変化させるために多数の素子を必要と するなど、信頼性および集積化の容易さの点に問 題があった。

本発明の目的は、上記のごとき従来技術の問題を解決し、信頼性が高く、かつ集積化の容易な多酸間可変コンダクタンス回路を提供し、また、それを用いたニューロチップを提供することにある。 「課題を解決するための手段」

上記目的を達成するため、第1 前求項に記載の 発明においては、電流・電圧特性に2 箇所以上の 微分負性抵抗特性を有する多重微分負性抵抗兼子 と、その負荷素子と、該多重微分負性抵抗素子と 負荷素子との直列回路における両者の接続点に接 続された可変コンダクタンス素子とによって多限 間可変コンダクタンス回路を構成している。

すなわち、この発明においては、多重微分負性 抵抗凝子によって多値安定回路を構成し、その出 力によって可変コンダクタンス乗子のコンダクタ ンスを段階的に制御するように構成したものであ る。 "日経マイクロデバイス"1988年7月号 第53頁 から第65頁において論じられている。

上記のごときニューロチップにおいて、その重要な構成要素となるシナプスは、例えば、可変コンダクタンス回路で構成される。

従来、可変コンダクタンス回路を実現する方法としては、例えば、第5図(a)に示すように、MOSFET8のゲート7に替積する電荷量を変える方法と、同図(b)に示すように、FETを多数並列に接続して導通状態にあるFETの数を変える方法とがあった。

ところが、上記(a)の方法では、蓄積電荷の 量が電流リークの存在によって時間的に変化して しまうので、精度、再現性及び信頼性の面で問題 があり、また、(b) の方法では、並列接続する 素子数が多くなり、その結果集積化を聞る際に密 度が上げられないという問題があった。

[発明が解決しようとする課題]

上記のように従来技術においては、リーク電流 によって結合定数が変化してしまうか、乾いは、

なお、上記多遺微分負性抵抗凝子は、例えば、 後記第1~3回の実施例における多重微分負性抵抗 抗聚子1に相当し、負荷聚子は、同じく負荷抵抗 3またはFET4,5に相当し、可変コンダクタ ンス素子は、同じくFET2に相当する。

また、第2 請求項に記載の発明においては、前 配第1 請求項に記載の多取階可変コンダクタンス 回路において、上記直列回路の接続点または上記 負荷素子に外部入力を与えて、コンダクタンスを 或る取階から他の取階に切り換えるように構成し たものである。上記の外部入力を与える接続点は、 例えば、後記第1~3 図の実施例における側御電 圧入力端子7に相当する。

また、第3請求項に記載の発明においては、ニューロチップにおけるシナプスに相当する手段を前記第1または第2請求項に記載の多段階可変コンダクタンス回路で構成したものである。このシナプスを用いたニューロチップは、例えば、後記第11図の実施例に相当する。

また、第4請求項に記載の発明は、上記のごと

きシナプスを用いたニューロチップにおける競み 出し方法の発明であり、上記シナプスとなる多段 間可変コンダクタンス回路の、多致微分負性抵抗 表子と負荷素子との直列回路における両者の接続 点(すなわち可変コンダクタンス素子の入力点) の電位を外部に取り出すことにより、シナプスの 結合状態を読み出すように構成したものである。 この方法は、例えば、後記第12回の実施例で説明 する方法に相当する。

タンスの取り得る状態をいくつかの不連続な値に 限定する。それによって出力の再現性、設定特度 が高まる。また、それによって出力の状態を正確 に読み出すことも可能になる。また、素子数が少 ないので集積化も容易になる。

(实施例)

以下、本苑明の実施例を図を用いて説明する。 (実施例1)

第1 図は水発明の第1 の実施例の回路図である。 第1 図において、1 は多重微分負性抵抗素子、 2 はFET、3 は負荷抵抗、6 は電源端子、7 は 制御配圧入力端子である。

上記の多旗微分負性抵抗素子1は、第4図(a)の曲線100で示されるような電流電圧特性を有する。なお、第4図(a)の曲線100の特性は二盤負性抵抗特性であるが、三盤あるいはそれ以上の負性抵抗特性を有する素子においても本質的な回路動作は二重負性抵抗の場合と大きく異なるところはないので、以下では二重負性抵抗特性、すなわち第4図(a)の曲線100を用いて動作を説明

また、第6請求項に記載の発明は、前記のごと き多段階可変コンダクタンス固路を構成した半導 体装置であり、電界効果トランジスタ、バイポー ラトランジスタ、ホトダイオード、発光ダイオー ドおよびレーザのうちの少なくとも一つと、電流・ 電圧特性に複数の微分食性抵抗を有する菓子とを 同一基板上に集積化したものである。この半導体 装置は、例えば、後記第7~10図の実施例に相当 する。

また、第7間求項に配献の発明は、上記第6間 求項に記載の半導体装置の具体的な構成を示す発明であり、上記複数の微分負性抵抗を有する影子 を、少なくとも三層のポテンシャル障壁層を有す る共鳴トンネル構造で形成するように構成したも のである。この発明は、例えば、後記第7~9回 の実施例に相当する

〔作 用〕

多重教分負性抵抗素子で構成した回路、すなわち多値安定回路は、2つの来子を用いて、出力の 状態すなわち可変コンダクタンス楽子のコンダク

する。また、第4図(a)の助線100に示す様な特性は、通常の負性抵抗素子を直列接続することによって実現することが出来る。

第1回の回路において、電源電圧をVo.、多重 微分負性抵抗素子1(以下、兼子1と略記する) にかかる電圧をVとすると、負荷抵抗3にかかる 電圧はVo-Vとなる。そしてFET2のゲート に流れる電流は無視できるので、兼子1と負荷抵抗3に流れる電流は等しく、これを1とする。また、負荷抵抗3の抵抗値Rと電流Iの積が負荷抵抗における電圧降下であるので、

$$V_{a} - V = R \cdot I \tag{1}$$

となる。これを審き替えて

$$V = V_o - R \cdot I \tag{1}$$

上記(1)'の特性を第4図(a)に示したのが直線101である。

上記から明らかな様に、直線101と曲線100の交点がこの回路の動作点であるが、そのうち安定であるのは110、111、112の3点である。すなわち、

FET2のゲート他位は110、111、112の電位のいずれかになる。それらの電位の切り換えは、削御電圧入力端子?を適当な抵抗を介して接地することで可能である。

ここで、第1回のFET2で表わされるFETを入力コンダクタンスとして有する演算場解回路を考えると第6回に示す様になる。なお、第1回の回路の代わりに後記第2、3回の回路も同様に適用可能である。

第6図において、入力コンダクタンス回路 9 が第1 図の回路に相当し、第1 図のFET2が第1 図のFET2があるとして接続子とを続ける。とはなから、入力ののでは、次年ではなりののでは、から、入力のでは、前にである。がでは、からに変わる。では、前にといるのでは、が多いでは、からに変わる。では、からに変わる。では、からに変わる。では、カカカンスの値と帰還抵抗11の抵抗値との積が増幅をは、スの値と帰還抵抗11の抵抗値との積が増幅をなった。

負荷が抵抗である場合とFETである場合とでは、電流・電圧特性に差があり、その結果、実施例1における負荷線、すなわち第4図(a)の直線101に対応するのは、本実施例では第4図(a)の曲線104となる。その結果、動作点は122、124、126となる。

本実施例は、前記実施例1の場合に比べて抵抗 滑子を必要とせず、FETと負性抵抗滑子の二種 類の滑子のみで構成することが出来るので、集積 化の際に有利となる。

(奖施例3)

第3回は、本発明の第3の実施例の回路閉である。

この実施例において第2図と異なる点は、制御電圧人力端子7が食荷FET5のゲート端子となっている点である。そのために、食荷曲線はゲート電圧、すなわち第3図の制御電圧入力端子7の電位によって変化し、第4図(a)の曲線102~106のようになる。例えば、負荷曲線が106である場合には、動作点は120である。次に制御電圧入

るので、この演算増幅回路の増幅率を変えることが可能になる。

従来のコンダクタンスを変える方法としては、 前記従来例の説明の欄に記載したように、第5 菌 (a)、(b)に示すような方法があるが、(a) においては薔積電荷の量が電流リークの存在によって時間的に変化してしまうので、精度、再現性 及び信頼性の面で問題があり、また(b)のよう な素子の並列接続においては、素子数が多くない。 その結果集積化を図る際に密度が上げられないという問題があった。これに対して、本発明によれば、少ない漢子数で、高精度に再現性良くことが 可能となる。

(实施例2)

第2回は、本発明の第2の実施例の回路図である。

この実施例は、前記第1回の負荷抵抗3をノーマリオン型の負荷FET4で置き替えた回路になっている。

力端子7の他位を変化させて負荷曲線を105、104 へと変化させると、動作点は121、122へと変化し、 更に負荷曲線が103となったときには動作点の飛びが生じて動作点は125となる。ここで制御電圧 を変えて負荷曲線を104に戻すと動作点は124になる。

上記の助作を、縦軸を動作点電圧、機軸を制御電圧にとって図示したのが第4図(b)である。図中には第4図(a)に示した動作点の電圧も示して動作点の電圧も示してある。図中の矢印は動作点の飛びの生じる方向である。例えば、動作点122、124、126は同じ換えは、例論子電圧を短時間がいるである。例如端子電圧を短時間がいるである。の数元にとなって可能であるとは、b)図から容易に理解できよって動作点を切り換えることが可能であり、この動作点を切り換えることが可能であり、外部回路を簡素化できる利点がある。

なお、上記実施例1、2、3において、FET を用いた部分はパイポーラトランジスタを用いて も同様の動作をさせることができる。

(实施例4)

第7回は、本発明の第4の実施例図であり、前記のごとき多段階可設コンダクタンス回路の多盤 微分負性抵抗素子と負荷素子との部分を実現した 半導体装置の断面構造図を示す。

第7回において、半糖緑性 GaAs 基板201上に、n型GaAsチャネル圏202 (n:2×10¹7/回、厚さ2000人)と、多重負性抵抗ダイオード203(多重微分負性抵抗素子)と、オーミック電極204、205、207と、ショットキーゲート電極206とが形成されている。

上記のオーミック電腦204、205および207にはAuGe合金を用い、ショットキーゲート電極206にはAuを用いているが、これらは各々オーミック接触、ショットキー接触を得られる材料であれば他の材料を用いることも可能である。

また、多類負性抵抗ダイオード203は、厚さ20 人のA & A S 層、厚さ50人のG a A S 層および厚さ 20人のA & A S 層からなる量子井戸間(二重障壁

を容易に多数銀積化することが出来る。

なお、ここで用いたチャネル層の薄み、キャリア濃度、あるいは最子井戸層の膜厚等の数値は絶対的なものでなく、また材料もGaAsには限られるものではなく、InGaAs、A & GaAs等を用いてもよい。要するに、FET構造上に多重障壁ダイオードを集積化してあることが本実施例の要点である。また、電極配置も必ずしも第7回の通りである必要は無く、例えば、出力電極204の位置は、ゲート電極206と多重負性抵抗ダイオード203との間のチャネル層202上、あるいはダイオードの们壁に設けてもよい。

(実施例5)

第8図は、本発明の第5の実施例図であり、前記のごとき多段階可変コンダクタンス回路の多型 強分負性抵抗素子と負荷素子との部分を実現した 半導体装置の斯面構造図を示す。

第8回において、半絶縁性 GaAs 基板 201上に、n型 GaAs 暦 211、多重負性抵抗ダイオード層 203、n型 GaAs コレクタ 暦 210 (n:5×10¹ ** ノロ)、

構造、すべてアンドープ)と、厚さ500人の n型 G a A s (n:1×10¹⁴ / od) とを交互に二回ずつ 税間し、その上下を厚さ2000人の n型 G a A s (n:1×10¹⁴ / od) で挟んだ構造となっている。なお、この実施例では二重負性抵抗特性を実現するために二層の量子井戸層を用いたが、三重、四重あるいはそれ以上の負性抵抗特性を実現するには量子井戸間の祇層回数をそれに対応して増加させればよい。

上記第7回の構造の等価回路は第10回 (a) に示すようになる。

第7回と第10個の対応関係を示すと、203は306に、204は303に、205は304に、206は302に、207は301に各々対応している。

上記のごとき第10図(a)に示した回路の端子303を別のFETのゲートに接続すれば、前記第3回に示した回路を構成することが出来る。すなわち、本実施例によれば前記第3回の実施例3に示した回路を容易に可一基板上に形成することが出来、実施例3に示した可変コンダクタンス回路

厚さ4000人)、p型GaAsベース層209 (p:1×10¹⁴/㎡、厚さ1000人)、n型A4。...Ga。..,As エミッタ暦208 (n:1×10¹⁷/㎡、厚さ2000人) が形成され、それらの上にオーミック電極212、 213、214、215が形成されている。

上記の維極213はAuZn合金を用い、他の電極はAuGeを用いて、各々p型、n型の間に対してオーミック接触を得ている。

本実施例の等価回路は第10個(b)に示すようになる。すなわち、この実施例においては、208、209、210の各層をエミッタ・ベース・コレクタとするバイポーラトランジスタ307が負荷兼子となり、それと多重負性抵抗ダイオード306との直列接続となっている。

この実施例においては、バイポーラトランジスタ307のベースに適当なバイアスを加えることにより、前記実施例4と同様の効果を得ることが出来る。

なお、この突縮例では、GaAs/AlGaAsへ テロ接合パイポーラトランジスタを用いたが、こ れは、ホモ接合トランジスタでもよく、また他の材料、例えば、InGaP/GaAs、InAAAs/InGaAs等のヘテロ接合、あるいは、これらのホモ接合を用いても同様の効果が得られるのは勿論である。

(奖施例6)

第9回は、本発明の第6の実施例図であり、前 記第8回おけるエミッタ208およびベース209の部 分のみを示した部分断面図である。

この実施例においては、エミッタ電極212の部分を、図示のように窓を開けた構造とし、外部の光がエミッタ設面に入射できる様にすることにより、バイポーラトランジスタをホトトランジスタとして作用するようにしたものである。

本実施例の等価回路が第10図(c)である。

本実施例においては、コンダクタンスの切り換えに際して、外部からの間圧あるいは電流パルスを用いる代わりに、光パルスを用いることが可能となる。

なお、本実施例におけるエミッタ電極212は、

ET2の両端子に対応する。

また入力線はシナプスを介して各増幅器AP、あるいは軸張Si、Si等に接続される。また、各増幅器APの入力には、各種入力及び軸索からの信号がシナプスを通じて重み付けされて入力される。そしてその増幅器の出力信号は時間の出力に出力される。すなわち、入力信号は時間の一軸頭ーシナプスー増幅器という帰還回路を有しており、その帰避の作用によって各軸索の電位は入力信号とシナプスの結合強度に応じて或る安定点に落ちといナプスの結合強度に応じて或る安定点に落ちるく。これがいわゆるニューロコンピューティングであり、安定点における軸索配位、すなわちSi、Si(iは自然数)の低位が複算額果である。

本実施例では増幅器数を 6、シナプス数を30としてチップを作製(第11図ではその一部のみを図示)した。このとき必要とされた漢子数は、増幅器 1 個当りFET5個、シナプス1個当り楽子12 個であり、合計390個であった。それに対して、前記第5図(b)示した従来例の可変コンダクタンス回路を用いた場合には、シナプス1個当りF

実施例5と同様にAuGa合金を用いたが、その代わりに、透明電極、例えばInaOa、SnOa等を用いれば、必ずしも窓を開けなくても光を入射させることが出来る。また、図において横方向あるいは斜方向から光を入射させれば、やはり、窓を開けなくても同様の効果が得られる。

(災施例7)

第11回は、本発明の多段可変コンダクタンス回路を用いたニューロチップの一実施例の回路構成図である。

第11回において、in1~in1、in1~in」は入力個号とその反転入力信号である。また、Win(i、jは自然数)で示される部分は所謂シナプスであり、それを構成する結合案子401(円形の配号で示す)が前記実施例3の多段階可変コンダクタンス回路である。ただし、この場合はコンダクタンスが8段階可変のものを用いている。なお、結合薬子401では、可変コンダクタンス回路における制御健圧入力端子等は図示を省略しており、結合薬子401の二つの端子は、第3図のド

(実施例8)

第12回は、本発明の第8の実施例図であり、実施例3に示した回路に読み出し用FET501、判例回路502、参照入力503を加えた回路を示す。

第12回の回路において、読み出し用FET501 は通常時オフであり、読み出し時にのみゲート電 圧を加えることによって導通状態となる。また、 判別回路502は、読み出し用トランジスタ501から の信号、すなわち可変コンダクタンス煮子となる FET2のゲート電位(多重微分負性抵抗薬子 1. と負荷表子5との接続点の電位)と参照入力503 とを比較し、その差と符号を信号として出力する。 こうすることによって可変コンダクタンス発子2 のコンダクタンスの大きさを非破壊的に読み出す ことが可能になる。

この国路の使用例としては、例えば、実施例で のニューロチップの結合※子401として用いるこ とが出来る。そしてこの回路を用いた場合には次 のことが可能になる。

まず、第1にシナプス中の結合状態を読み出す ことが可能となるので、一つのニューロチップの **組合状態を他のチップに完全に複写することが可** 他となる。祖写は次の様に行なわれる。まず、祖 写元のチップ上の政る一つのシナプスで参照入力 503をゼロ電位として結合状態を説み出し、その 信母を複写先のチップの対応するシナプスの参照 信号とする。次に、その被写先のシナプスの削御 電圧入力 婚子 7 に信号パルスを入力し、判別回路

施例3の回路図、第4図(a)は本港明の実施例 1、2、及び3の動作特性圏、第4圏(b)は実 施例3の入出力特性図、第5回は従来例の回路図、 第6回は本苑明の実施例1、2、及び3の応用回 路函、第7回は本発明の実施例4の断面構造図、 第8回は本発明の実施例5の斯面構造図、第9回 は本発明の実施例6の一部の断面構造図、第10図 (a). (b). (c) は各々本発明の実施例4、5、 6の等価回路図、第11図は本発明の実施例7の回 路構成図、第12図は本発明の実施例8の回路図で ある。

く符号の説明>

1 … 多函做分负性抵抗聚子

2 ··· FET(可変コンダクタンス架子)

3 … 負荷抵抗

4 … 負荷FBT

5 ··· 负荷FET

6… 粒颜端子

7 ··· 側 御 電 圧 入 力 端 子 8 ··· M O S F E T

9…入力コンダクタンス

10…演算增幅器

11… 帰選抵抗

100…多近負性抵抗特性

502の出力がゼロになるようにする。これを全て のシナプスについて繰り返すことにより、チップ 間で結合状態の複写が可能となる。

第2に、 複写の場合と同様の方法を用いて、結 合状腺を他の媒体、例えば磁気記録材料等に記録 することが出来る。或る一定の入力に対するニュ ーロチップの出力を、本来要求される出力と一致 させるようにシナプスの組合強度を変えることを 学習と呼んでいるが、本実施例によれば学習結果 を記録および複写することが出来る。

[雅明の効果]

本死明によれば、少ない最子数で安定に格度・ 再現性の良い多段階可変コンダクタンス回路を実 現すること出来る。また、本発明の国路は容易に 集積化出来る効果もあり、さらに精度良く約合状 盤を記録・複写可能なニューロチップを実現する ことが出来る、等の多くの優れた効果が得られる。

4.図面の簡単な説明

第1四は本発明の実施例1の回路図、第2回は 本発明の実施例2の回路図、第3図は本発明の実

101…抵抗負荷特性直線

102~106… FET 负荷特性曲線

110~112… 抵抗負貨時の動作点

120~128… FET負荷時の動作点

201 ··· G s A s 뇷 板

202… n 型 G a A s チャネル圏

203…多重負性抵抗ダイオード

204… 出力電板

205 … ダイオード接地 電極

206…ゲート電極

207…ドレイン低極

208…エミッタ間

209…ペース間

210 … コレクタ周

211… 電極取り出し層

212…エミッタ電極

- 213… ベース危極

214…コレクタ電橋

215…ダイオード接地電幅

301 … 危源端子

302… 侧舞電压入力端子

303 … 出力 端子

304…接地端子

305… 負荷FET

306…多重负性抵抗 幾子

307…負荷パイポーラトランジスタ

308…ホトトランジスタ

特開平2-113494 (8)


401…結合報子

501…糖み出し用トランジスタ


502… 判別回路

503…参照入力


代理人升理士 中村 純之助



第 図





第 2 図




1---負性抵抗素子

第 3 図






第 4 図




第 5 X




8…MOSトランジスタ 9…ヘカコンダフタンス 10…>演算増や器 11…帰還松抗 7777

第 6 図

特開平2-113494 (9)





501---一部外出し用トランジスタ

502---判別回路 503---参照入力

第 12 図

特開平2-113494 (10)

44	7		$\boldsymbol{\wedge}$	姑	Ł
第	1	異	נט	和C	ਣ

庁内整理番号	識別記号	5	@Int. Ci.
8624-5F	4 5 1	27/10	H 01 L
7741-5 J 7328-5 J		29/73 11/52 19/177	H 03 H H 03 K

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分

【発行日】平成8年(1996)12月24日

【公開番号】特開平2-113494

【公開日】平成2年(1990)4月25日

【年通号数】公開特許公報2-1135

【山願番号】特願昭63-263892

【国際特許分類第6版】

G06G 7/60

G11C 11/54

H01L 21/331

27/10 451

29/73

[FI]

G06G 7/60 7368–5E

G11C 11/54 9459 5L H01L 27/10 451 7735-4M

29/72

7608-4M

手 続 補 正 誊

平成 7年10月 4日

特許庁長官 股

昭和63年特許嚴第263892号

2. 欄正をする者

し。事件の表示

事件との関係 特許出顧人

名 称 (510)株式会社 日立製作所

3.代理人

住 所 (〒100) 東京都千代町区丸の内一丁目5番1号 新丸ノ内ピルチング3 陸44区 (電話3214-0502)

新丸ノ内ピルチング3階44区 (電話3214-05) 氏 名 (6835) 弁理士 中 村 純 之 型

4. 補正の対象 発明の名称、明和書の特許請求の範囲、 発明の詳細な説明の各欄

5. 補正の内容 添付別紙のとおり

補正の内容

- 1. 発明の名称を「多段階可変コンダクタンス回路を用いた半導体装置および ニューロチップ」と補正する。
- 2. 特許請求の範囲を繰付別紙のごとく補正する。
- 3. 明細音第3頁第14行~第17行を下記のごとく補正する。

「段階可変コンダクタンス回路を用いた半導体装置、およびそれを用いたニュー ロチップに関する。」

- 4、明期書第5頁第9行の「第1篇水項」を「請水項1」と補正する。
- 5. 明細書第6頁第6行の「第2請求項」を「請求項2! と補正する。
- 6. 明和書館6頁第13件の次に下記の文章を採入する。

「また、請求項3に記載の発明においては、基板上に形成された増幅器を有しており、該増額間は接地された第1の入力端子、第1の出力端子および該第1の出力端子と帰港抵抗を介して接続された第2の入力端子を有しており、該第2の入力端子は上記可変コンダクタンス業子と接続するように構成している。なお、上記の増幅器は、例えば第6回の複算増幅器10に相当する。

また、顔水項4に記載の発明においては、前配のごとき多段階可変コンダクタンス同落と、電界効果トランジスタ、バイポーラトランジスタ、ホトダイオード、発光ダイオードおよびレーザのうちの少なくとも一つとを同一基板上に集積化したものである。この半導体装置は、例えば後記算7周~第10回の実施例に相当する。)

- 7. 明細審飾6 奥第14行の「第3請求項」を「請求項5」と補正する。
- 8. 明期書第6頁第19行の次に下記の文章を投入する。

「また、請求項 8 に記載の発明は、複数のシナプスに相当する手段をマトリックス状に配置したものである。これは例えば後記第 1 1 図の実施例に相当する。」

9. 明細書簿6頁第20行~第8頁第16行を削除する。

別概

特許時水の範囲

1. 基板上に形成された多段階可変コンダクタンス回路を育し、

数多段階可変コンダクタンス団路は、

電流・電圧特性に2個所以上の微分負性抵抗特性を有し、かつ少なくとも3層 のポテンシャル降壁層を有する共鳴トンネル構造で形成された多重微分負性抵抗 素子、

該多重職分負性抵抗素子に直列接続された負荷業子、

および上記直列接続の接続点に接続された可変コンダクタンス素子、

を有していることを特徴とする多段階可**在**コンダクタンス回路を用いた半導体 装置。

2. 上記半導体装置は、さらに上記基板上の上記直列接続の接続点または上記 負荷素子に配置された外部入力端子を有しており、

該外部入力端子を通して信号を入力することにより、上記コンダクタンスを載る値から他の値に切り換える、

ことを特徴とする請求項しに記載の多段階可要コンダクタンス回路を用いた半 等体装置。

3. 上記半導体機関は、さらに上記基板上に形成された増幅器を有しており、 該増幅器は接地された第1の入力帽子、第1の出力端子および該第1の出力場 子と帰還抵抗を介して接続された第2の入力端子を有しており、

該第2の入力増子は上配可変コンダクタンス集子と接続している、

ことを特徴とする請求項1または請求項2に配載の多段階可変コンダクタンス 回路を用いた半導体装置。

4. 上記半導体装置は、さらに上記基板上に形成された電界効果トランジスタ、 バイポーラトランジスタ、ホトダイオード、発光ダイオードおよびレーザのうち の少なくとも1つを有している、

ことを特徴とする請求項1乃至請求項3の何れか1項に記載の多段階可変コン ダクタンス回路を用いた半導体装置。

5. 請求項1または請求項2に記載の多段階可変コンダクタンス回路を用いた

半導体装置で構成されており、かつ、ニューロン間の入出力インターフェースと して働くシナプスに相当する手段を複数個備えている。

ことを特徴とするニューロチップ。

6. 上記複数値のシナプスに相当する手段は、マトリックス状に配置されている。

ことを特徴とする請求項5に記載のニューロチップ。